论文字数:7133,页数:26
摘 要 本文介绍了利用EDA-V硬件系统和微机上的Quartus7.2-II等软件系统。VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于1982年。1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE公布了VHDL的标准版本，IEEE-1076（简称87版）之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具可以和VHDL接口。此后VHDL在电子设计领域得到了广泛的接受，并逐步取代了原有的非标准的硬件描述语言。有专家认为，在新的世纪中，VHDL于Verilog语言将承担起大部分的数字系统设计任务。 本文设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时周期为24小时，显示满刻度为23时59分59秒，另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块、时分秒计数和设置程序模块、比较器程序模块、三输入数据选择器程序模块、译码显示程序模块和拼接程序模块。并且使用Quartus7.2-II软件进行电路波形仿真，下载到EDA实验箱进行验证。
关键词： EDA（电子设计自动化）；VHDL（硬件描述语言），数字钟。
目 录 第1章 概 述 1 1.1 EDA的概念 1 1.2 EDA的工作平台 3 第2章 数字钟设计的系统分析 4 2.1设计目的 4 2.2功能说明 4 2.3实验原理 4 2.4系统硬件 4 第3章 数字钟的底层电路设计 6 3.1设计规划 6 3.2设计说明 6 3.3底层电路程序 7 第4章 数字钟的顶层文件设计 14 4.1设计说明 14 4.2顶层文件程序 14 第5章 数字钟设计的测试与运行 17 5.1数字钟的编译与仿真 17 5.2数字钟的适配与测试 19 结 论 21 参考文献 22
