DDS的杂散对比与级联方案的研究

摘要  级联是一种通过抑制相位舍位误差来降低DDS输出杂散的设计方案。本文首先对DDS的相位舍位杂散和无相位舍位条件下的幅度量化杂散进行了分析和仿真，通过两者在杂散水平和频谱特性上的对比为级联方案的可行性提供理论依据，在此基础上给出两种级联方案，并对方案进行了研究和输出仿真。
关键词   直接数字频率合成   相位舍位杂散  幅度量化杂散   级联

引言 
    直接数字频率合成（DDS）是现代数字信号处理理论与微电子技术相结合而产生的一种新的频率合成技术，它具有频率分辨率高、相位变换连续、频率转换速度快、相位噪声低等突出优点，近些年在线性调频、扩频和跳频、多普勒响应模拟等领域得到了广泛应用，并已成为宇航、通信、雷达、电子战等系统中频率合成的首选。但是，输出杂散较大是DDS的一个重要不足，它限制了DDS的进一步应用和发展，当前，杂散分析与低杂散设计是DDS研究的主要课题。杂散分析是低杂散设计的理论前提，在对相位舍位杂散的分析上，国内外学者做了大量卓有成效的工作，并得出了比较一致的结论，而关于幅度量化杂散和DAC转换误差杂散目前还缺乏比较系统和精确的分析。在低杂散设计方面，有两类方法比较典型，一类是优化波形存储表法，另一类是修正DDS结构法，这两类方法各有所长并都能有效降低DDS输出杂散，但目前DDS低杂散设计的性能仍不能满足它在某些领域应用中的要求。
 本文提出的级联方案是一种通过限制频率控制字的取值来抑制相位舍位误差并利用级联来提高可输出频点和频率分辨率的设计方案，这一方案的理论依据有两个：一是无相位舍位条件下幅度量化杂散的杂散水平和频谱特性，以及它同相位舍位杂散的对比；二是DDS对时钟相位噪声（或时钟杂散）的改善。文中对DDS的输出杂散特别是无相位舍位条件下的幅度量化杂散进行了分析和仿真，利用得到的结论对给出的两种级联方案进行了研究论证。
1   DDS的杂散对比
DDS的工作原理与杂散来源
如下图，DDS有四个基本组成部分：相位累加器、只读存储器（ROM）、数模转换（DAC）

及低通滤波器（LPF），通常DAC之前的部分被称为数控振荡器（NCO）。DDS的工作实质是用累加器以参考时钟信号的频率fc对正弦相位进行可控等间隔采样，然后通过ROM查表将相位采样值变换为正弦幅度值，幅度值序列经DAC转换后成为时间连续波形，再经LPF滤波即为输出信号。其中频率控制字K是每个时钟周期内相位累加器的累加值，它决定了相位采样间隔，设相位累加器的位数为N，，则时钟频率fc与输出信号频率f0的关系为：
                            f0 = fc·K/
 若不考虑时钟的影响，DDS输出杂散的来源有以下三个：一、相位舍位。在实际DDS中，为了压缩ROM的容量，一般只用相位累加器的高W位来对其进行查表，而将低B位的相位值舍去（B = N - W），这样查表得到的正弦幅度值中就会含有相位舍位误差。二、幅度量化。由于ROM要对模拟幅度值进行量化后才能输出，因而会引入幅度量化误差，ROM输出位数L越大，此误差越小。三、DAC的非理想特性。DAC的有限分辨率、非线性特征及转换速率等非理想转换特性都会影响DDS输出频谱的纯度，尤其是DAC的非线性特征增加了f = m·f0 ± n·fc（m ，n = ±1，±2 …）处的杂散，目前国内外还没有找到一个通用的数学模型来对DAC转换误差进行精确计算。以下我们主要讨论相位舍位和幅度量化引起的杂散。
12  DDS杂散的综合分析与对比
    首先设K = X·， g = ==，则上面DDS可以等效成一个频率控制字为X ，累加器位数为M = N－r ，累加器舍去位数为A = B－r（r≥B时，A = 0）的DDS。若累加器的初始相位为零（以下均假设初始相位为零），则在t = n·Tc时刻（Tc为时钟周期），均匀量化条件下ROM的输出信号s（n）为：
    S（n）=                             （1）式
S（n）中存在着由相位舍位和幅度量化引起的两种杂散信号，其中由相位舍位引起的杂散信号P（n）为：                    
    P（n）=                     （2）式
由幅度量化引起的杂散信号e1（n）为：
e1（n）=   （3）式
由相位舍位和幅度量化共同引起的杂散信号R（n）为：
R（n）= P（n） + e1（n）=
                                                                       （4）式
 当K = m·时，等效DDS的累加器舍去位数A = 0，ROM的输出中不存在相位舍位杂散信号，在t = n·Tc时刻，由幅度量化引起的杂散信号e2（n）为：
      e2（n） =            （5）式
    当K = 时，即f0 = fc/4时，等效DDS的累加器位数M = 2，频率控制字为 = 1，，e2（n） = 0，可见，此时ROM的输出中即不存在相位舍位杂散信号，也不存在幅度量化杂散信号。
 综上，从杂散输出的角度来看，DDS有三种工作状态：第一种是K任意取值时的状态，此状态下DDS即输出相位舍位杂散，又输出幅度量化杂散；第二种是K = m·时的状态，此状态下DDS的输出杂散为无相位舍位条件下的幅度量化杂散；第三种是K = 时的状态，此状态下DDS无杂散输出（若累加器的初始相位不为零，则有幅度量化杂散输出）。由（4）式和（5）式可以看出，第一种工作状态下的杂散信号R（n）和第二种工作状态下的杂散信号e2（n）特性不同：R（n）的幅度通常远大于e2（n）的幅度（R（n）的幅度主要由P（n）分量决定，e1（n）分量的幅度很小，它和e2（n）的幅度处于同一水平，两者都在区间[0，)上取值，故第一种工作状态下的杂散分析以分析P（n）为主），而且两种信号在时域上的周期也不相同，R（n）中P（n）分量的周期为V = ，e1（n）分量的周期为H = ，而e2（n）的周期为U = 。
 目前，在对P（n）信号的分析上，国内外提出了信号模型法，并得到了较为成熟的结论，由参考文献[4]，P（n）在频谱区间[0，fc/2)上的杂散分布点为：
 1-     （6）式
的幅度为：=             （7）式
 其中z = 1，2 ……。
    由于e1（n）的周期大（当K为奇数时，H = ），幅度小，对它的分析通常是将其值看成随机量，通过统计分析求出杂散总能量，用这种方法得到的总信杂比为：
                SNR dB  =  6.02 L + 1.75  dB
 同e1（n）相比，e2（n）的周期要小得多（U ，目前DDS芯片中W值范围为8至15），它的频谱在区间[0，fc)上至多有根谱线，完全可以通过对它作U点的离散付里叶变换精确求出每根谱线的频谱系数，我们用FFT算法对e2（n）频谱进行了程序仿真，得到了以下关于其杂散水平和频谱特性的几个结论：
 一  e2（n）的杂散水平很低，它的杂散总能量和e1（n）的杂散总能量处于同一量级，且主要由L值决定，受U值变化的影响较小。L每增加两位，e2（n）的杂散总能量对应的信杂比约增加12dB；当L12时，此信杂比大于70dB。
 二  e2（n）频谱中杂散频点的分布是有规律的，当U值较小时（U，L = 12）,杂散能量最大的频点分布在输出频率f0的最小的几个奇次谐波点处，即3f0，5f0，7f0……处；当U的值较大时（左右），杂散频点密集分布在f0的最小的几个奇次谐波点周围。
 三  e2（n）频谱中能量最大的杂散频点处的能量随U和L的增大呈减小趋势（在不同K值对应同一U值的情况下，此能量并不随K值变化），当L = 10，U时，此能量对应的信杂比大于80 dB；当L = 12，U时，此能量对应的信杂比大于90 dB。
 图1是L = 10, K = 3277·,U = （N = 24，B = 9）时e2（n）的仿真频谱图，图中纵坐标表示杂散能量，单位为dB（设输出主频f0处的能量为0dB），横坐标表示输出频率，单位为Hz，此时f0 = fc / 10 = 0.1Hz。可以看出，杂散频点集中在f0，3f0，5f0……周围，杂散频点处最大的能量处在-80 dB至-90 dB之间。
 为了便于对比分析，我们同样用FFT算法对R（n）的频谱进行了仿真，图2是N = 24，B = 15，L = 10，K = 3277·，V = ，H = 时R（n）的频谱仿真图，此时f0 = fc /10 = 0.1Hz。图中密集分布在f0，3f0，5f0……周围的频点是e1（n）分量对应的频点，其余杂散能量很大的频点是P（n）分量对应的频点。通过对比图1和图2可以看出，R（n）的杂散水平远高于e2（n）的杂散水平，且R（n）在整个频域周期[0，fc)上较均匀地分布着许多杂散能量很大的频点。由于DDS在实际应用中大都需要工作在第一种状态，R（n）的这种杂散特性就限制了它在某些场合下的应用。基于上面分析得到的结论，以下就给出通过抑制相位舍位杂散输出来降低DDS输出杂散的级联方案。
两种DDS级联方案
 DDS级联是指用两级DDS完成频率合成，把前一级DDS的输出用作后一级的时钟。设前级DDS为DDS1，后级DDS为DDS2，DDS1的时钟频率和输出信号频率分别为f1和f2，DDS2的时钟频率和输出信号频率分别为f2和f3，DDS1和DDS2的频率控制字分别为K1、K2，则有 f2 = f1·K1/；f3 = f2·K2/，故f3 = f1·K1·K2/。下面介绍两种DDS级联方案：
    第一种方案：保持DDS2的频率控制字K2 = ，使f2/f3 = 4，通过改变频率控制字K1（K1可任意取值）来调整f2和f3的变化从而获得所需频率。这一方案的优点在于：
 首先，级联后降低了输出杂散。由于f2/f3 = 4，由前面分析可知，DDS2处于第三种工作状态，此时DDS2不输出相位舍位杂散，当累加器初始相位为零时也不输出幅度量化杂散。不过，由于DDS2的时钟信号（即DDS1的输出信号）中存在杂散，这会影响其输出信号频谱的纯度。我们知道，时钟是以触发形式使相位累加器进行相位累加的，DDS1的输出信号中含有的杂散会影响其时域触发特性，用它作为时钟信号会导致DDS2相位累加器的相位采样时间发生偏移，破坏采样时间的等间隔性，从而使DDS2输出信号中产生相位噪声和杂散。然而，DDS的一个优点就在于它对时钟信号中含有的杂散和相位噪声有改善作用（由于只考虑时钟信号的时域触发特性，我们可以将DDS1输出信号中含有的杂散视为一类特殊的相位噪声）。根据理论分析，设DDS时钟信号中相位噪声能量（或杂散能量）为Ec，输出信号中相位噪声和杂散总能量为E0，则有关系。因DDS2的频率控制字 K2 = ，故DDS2输出信号中相位噪声和杂散总能量相对DDS1输出信号中的杂散能量约降低了12 dB，我们是以较低水平的相位噪声为代价抑制了较高水平的输出杂散。
    其次，级联后提高了频率分辨率，增强了频率稳定度。单级DDS的频率分辨率为f1/，而级联后频率分辨率为f1/；若因f1频率偏移引f2的频偏值为f，则引起f3的频偏值为f/4 。
 这种方案的缺点在于减小了输出带宽：一级DDS的输出带宽为f1/2，级联情况下的输出带宽为f1/8。下面介绍另一种级联方案。
 第二种方案：取K1 = x·，K2 = y·，其中x、y为区间[1，]内的任意整数，当x、y都为奇数时（或具有相同偶数因子时），要求x  y。输入输出频率关系为：f2 = f1·K1/ = f1·x/；f3 = f2·K2/ = f2·y/；故f3 = f1·x·y / = f1·λ/，从此式可以看出，级联后两级DDS在输入输出频率关系上可等效成一个累加器位数为2W，频率控制字为λ的DDS（λ的取值区间为[1，]）。由于K1和 K2取值受限，根据前面分析，这种方案中DDS1工作在第二种状态，输出杂散为无相位舍位条件下的幅度量化杂散，DDS2也工作在第二种状态，输出中含有无相位舍位条件下的幅度量化杂散和由时钟信号（DDS1输出信号）引起的相位噪声。和第一种方案相比，这种方案的特点在于：
 方案在保证DDS2低杂散输出的前提下，通过抑制DDS1相位舍位杂散的输出降低了DDS2输出信号中的相位噪声。在第一种方案中，DDS1输出信号中含有相位舍位杂散，由于相位舍位杂散水平通常远高于幅度量化杂散水平，这时DDS1输出信号的时域触发特性并非特别理想，用它作时钟信号就难以把DDS2输出信号中的相位噪声降到很低的水平；而在这种方案中，DDS1的输出杂散为无相位舍位条件下的幅度量化杂散，此杂散不仅水平很低，而且杂散能量主要集中在3f2，5f2，7f2……附近，不会过分影响DDS1输出信号对DDS2相位累加器触发时间的等间隔性，这样，相对第一种方案就会大大降低DDS2输出信号中的相位噪声，加上DDS2也工作在无相位舍位杂散的状态，因而这种方案同时保证了输出的低相噪和低杂散。从DDS对时钟相位噪声和杂散的改善关系公式可知， K2值越小，DDS2对时钟杂散的改善状况就越好，为了同时使DDS2输出杂散信号e2（n）的周期U尽可能大（根据前面结论，U越大，e2（n）频谱中能量最大的杂散频点处的能量就越小），当x、y都为奇数或具有相同偶数因子时，方案中要求x  y。
 这种方案的不足之处在于：一  可输出频点的个数比非级联情况下要少。由于λ不能取尽区间[1，]内的所有整数（大于的质数和一些因子大于的合数是取不到的），故可输出频点数小于。二  频率分辨率不是一个定值。级联后在低频输出区间频率分辨率可达f1/量级，但因λ的取值特点所限，它随输出频率的增大而降低。
 在对无相位舍位条件下的幅度量化杂散进行仿真的基础上，我们对第二种方案中的输出杂散和相位噪声进行了仿真，表1给出N = 24，B = 9，K1 = 6555·时的一组仿真数据，表中值为DDS2输出频谱中能量最大的杂散频点处能量对应的信杂比（dB）。
             表1：杂散频点处能量对应的最大信杂比
     L K2 = 23· K2 = 552· K2 = 2208· K2 = 8832·
    10   83.26   82.19   74.29   72.93
    12   99.33   92.12   87.51   83.35
 表2给出另一组仿真数据（参数同上），表中值为DDS2输出频谱中幅度量化杂散和相位噪声总能量对应的信杂（噪）比（dB）。
             表2：杂散和相位噪声总能量对应的信杂（噪）比
     L K2 = 23· K2 = 552· K2 = 2208· K2 = 8832·
    10   61.70   61.52   61.59   61.35
    12   73.91   74.02   73.76   73.55

 结束语：DDS对时钟相位噪声和杂散的改善是DDS级联方案的理论依据之一，文中给出了理论上的改善关系公式：，但实际中DDS的输出相位噪声是达不到这一指标的，这是因为DDS的相位噪声还决定于芯片内部的集成工艺水平和外围电路噪声，所以在实际DDS的设计中，应仔细考虑印制板的布线布局，尽量避免电源和数字切换噪声与时钟输出信号的耦合。如果以上问题能够解决，我们甚至可以将两级DDS集成在一个芯片上，开发新的DDS产品。
 
 参考文献：
HenryT.Nicholas and Henry Samueli. ”An Analysis of the Output Spectrum of Direct Digital Frequency Synthesizers in the Presence of Phase-Accumulator Trunction”. Proc.41st Annual Frequency Control Symposium，1987：495—502.
田新广，张尔扬，罗伦，王松. DDS的幅度量化杂散分析. 无线电工程，1999.29（4）：57—60.
田新广. DDS的频谱研究及降低杂散的方案. 学位论文，国防科技大学电子工程学院，1998.
蒋兴才，褚人乾，张浩. 直接数字频率合成的频谱研究. DDS技术与应用研讨会论文集（合肥），1997.12.